目　录

第 1章　数字电路中的数和编码　1
1.1　十进制数的二进制编码　1
1.1.1　有权码和无权码　1
1.1.2　格雷码　3
1.1.3　二-十进制码的运算　5
1.2　用补码表示负数　5
1.2.1　补码　6
1.2.2　补码加法　6
本章小结　7
习题和思考题　7

第 2章　数字逻辑基础　9
2.1　逻辑变量和逻辑函数　9
2.1.1　逻辑变量和逻辑系统　9
2.1.2　基本逻辑运算和布尔代数公理　10
2.1.3　其他常用逻辑运算　12
2.2　布尔代数的定律和规则　16
2.2.1　布尔代数的基本定律　16
2.2.2　布尔代数的常用公式　17
2.2.3　布尔代数的三个规则　19
2.3　逻辑函数的标准表达式　21
2.3.1　逻辑函数的**小项表达式　21
2.3.2　逻辑函数的**大项表达式　23
2.3.3　**小项表达式和**大项表达式的关系　24
2.3.4　非标准表达式到标准表达式的转换　25
2.3.5　任意项及其表示　25
2.4　代数法化简逻辑函数　27
2.4.1　逻辑函数化简的标准　27
2.4.2　代数化简法　27
2.5　卡诺图法化简逻辑函数　29
2.5.1　卡诺图及其构成　29
2.5.2　卡诺图化简逻辑函数的基本原理　30
2.5.3　如何将逻辑函数填入卡诺图　31
2.5.4　卡诺图化简的步骤及举例　33
2.6　硬件描述语言及逻辑仿真　37
2.6.1　硬件描述语言　38
2.6.2　逻辑仿真　38
本章小结　39
习题和思考题　39

第3章　集成逻辑门电路　46
3.1　数字集成电路的发展　46
3.2　二极管门电路　48
3.2.1　二极管与门　48
3.2.2　二极管或门电路　49
3.2.3　正逻辑和负逻辑　50
3.3　三极管反相器　51
3.3.1　三极管非门电路　51
3.3.2　三极管反相器的负载电流　52
3.4　TTL集成逻辑门电路　52
3.4.1　TTL集成与非门　53
3.4.2　TTL逻辑门的特性参数　55
3.5　其他TTL集成门电路　59
3.5.1　74系列集成电路　59
3.5.2　抗饱和TTL电路　59
3.5.3　TTL或非门电路　60
3.5.4　集电极开路门　61
3.5.5　TTL三态门　63
3.6　CMOS集成电路　65
3.6.1　CMOS反相器　65
3.6.2　其他CMOS逻辑电路　67
3.6.3　CMOS漏极开路门和三态门　70
3.6.4　CMOS传输门　70
3.6.5　CMOS集成电路的使用　71
3.7　ECL集成电路　72
3.7.1　基本ECL门的组成　73
3.7.2　ECL电路的特点　74
本章小结　75
习题和思考题　75

第4章　组合逻辑电路的分析和设计　81
4.1　组合逻辑电路的特点　81
4.2　组合逻辑电路的分析　82
4.2.1　组合逻辑电路的分析步骤　82
4.2.2　组合逻辑电路分析举例　82
4.3　组合逻辑电路的设计　85
4.3.1　组合逻辑电路的设计步骤　85
4.3.2　组合逻辑电路的实现方式　86
4.3.3　组合逻辑电路设计举例　87
4.4　中规模组合逻辑电路　91
4.4.1　加法器和减法器　91
4.4.2　编码器　93
4.4.3　译码器　97
4.4.4　数据选择器　104
4.4.5　数值比较器　107
4.4.6　奇偶校验器/发生器　110
4.4.7　中规模组合电路用于逻辑设计　112
4.5　组合逻辑电路的竞争和冒险　117
4.5.1　冒险的分类　117
4.5.2　冒险的识别和消除　120
本章小结　123
习题和思考题　124

第5章　集成触发器　130
5.1　时序逻辑电路的特点　130
5.2　触发器的基本特性及其记忆作用　131
5.3　电位型触发器　132
5.3.1　基本RS触发器　132
5.3.2　可控RS触发器　135
5.3.3　其他可控触发器　136
5.3.4　电位型触发器的局限性　138
5.3.5　电位型触发器的应用：锁存器　139
5.4　钟控型触发器　140
5.4.1　主从触发器　140
5.4.2　边沿触发器　144
5.5　触发器的逻辑符号　146
5.6　CMOS触发器　147
5.6.1　带使能端D触发器　147
5.6.2　CMOS主从D触发器　147
5.6.3　CMOS JK触发器　149
5.7　触发器的转换　150
5.8　集成触发器的时间参数　151
5.8.1　建立时间和保持时间　151
5.8.2　时钟信号的时间参数　152
5.9　钟控触发器构成的常用时序电路　152
5.9.1　寄存器　152
5.9.2　移位寄存器　153
5.9.3　计数器　153
本章小结　154
习题和思考题　155

第6章　时序逻辑电路的分析和设计　160
6.1　时序电路的分类和描述　160
6.1.1　时序电路的一般分类　160
6.1.2　同步时序电路的分类　161
6.1.3　同步时序电路的描述　162
6.2　常用同步时序电路的分析　163
6.2.1　同步时序电路分析的步骤　163
6.2.2　同步计数器的分析　164
6.2.3　移位寄存器及其应用电路的分析　166
6.3　常用时序电路的设计　172
6.3.1　基本的设计步骤　172
6.3.2　同步计数器的设计　172
6.3.3　序列信号发生器　176
6.3.4　M序列发生器　178
6.4　异步计数器　180
6.4.1　异步计数器的基本形式　180
6.4.2　异步计数器的分析　181
6.5　中规模时序集成电路　184
6.5.1　中规模集成计数器　184
6.5.2　中规模计数器的应用　189
6.5.3　中规模移位寄存器　197
6.5.4　中规模移位寄存器的应用　199
6.6　一般时序电路的分析　205
6.6.1　一般时序电路的特点　205
6.6.2　一般时序电路分析举例　205
6.7　一般时序电路的设计　208
6.7.1　设计步骤　208
6.7.2　状态表的建立　208
6.7.3　状态表的简化　211
6.7.4　状态分配　213
本章小结　216
习题和思考题　216

第7章　大规模数字集成电路　224
7.1　大规模数字集成电路概述　224
7.1.1　大规模集成电路的分类　224
7.1.2　专用集成电路的分类　225
7.1.3　可编程逻辑器件及其发展　226
7.1.4　PLD的分类　227
7.1.5　PLD的性能特点　228
7.2　存储器　229
7.2.1　随机存储器　229
7.2.2　只读存储器　231
7.2.3　ROM作为逻辑器件　233
7.2.4　存储器容量的扩展　234
7.3　可编程逻辑阵列　236
7.3.1　PLA结构的特点　237
7.3.2　用PLA设计逻辑电路　237
7.4　可编程阵列逻辑　238
7.4.1　PAL的逻辑结构　238
7.4.2　PAL芯片示例　240
7.5　通用阵列逻辑　241
7.5.1　GAL和PAL的区别　241
7.5.2　输出逻辑宏单元　241
7.5.3　GAL芯片示例　244
7.6　复杂可编程逻辑器件　245
7.6.1　CPLD器件的基本体系结构　245
7.6.2　CPLD器件结构举例　246
7.6.3　宏单元的构成　247
7.6.4　PIA和I/O控制块　248
7.6.5　CPLD产品举例　249
7.7　现场可编程门阵列　250
7.7.1　FPGA芯片的基本结构　250
7.7.2　Altera公司FPGA芯片基本结构　250
7.7.3　逻辑阵列块　251
7.7.4　逻辑单元　252
7.7.5　嵌入式RAM块　253
7.7.6　输入输出单元　254
7.7.7　FPGA芯片的编程　255
7.7.8　FPGA产品举例　255
7.8　CPLD和FPGA的比较　256
本章小结　258
习题和思考题　258

第8章　数模和模数转换　261
8.1　数模转换器　261
8.1.1　数模转换器的基本要求　261
8.1.2　数模转换器的主要参数　262
8.1.3　数模转换器的一般框图　263
8.1.4　权电阻网络数模转换器　264
8.1.5　倒T形网络数模转换器　265
8.1.6　权电流源网络数模转换器　267
8.1.7　单电流源网络数模转换器　268
8.1.8　数模转换器的选用　269
8.2　模数转换器　269
8.2.1　模数转换的一般过程　269
8.2.2　模数转换器的主要参数　270
8.2.3　逐次比较型模数转换器　272
8.2.4　双积分型模数转换器　273
8.2.5　并联比较型模数转换器　274
8.2.6　∑-Δ模数转换器　275
8.2.7　流水线型模数转换器　279
8.2.8　模数转换器的选用　280
本章小结　280
习题和思考题　281

第9章　VHDL描述逻辑电路　283
9.1　基于硬件描述语言的设计过程　283
9.1.1　VHDL的基本特点　283
9.1.2　设计过程　284
9.1.3　Quartus II设计软件　284
9.2　VHDL描述的基本结构　285
9.2.1　实体描述　285
9.2.2　结构体描述　286
9.2.3　VHDL的3种描述　287
9.3　数据类型、运算符和表达式　287
9.3.1　枚举类型　287
9.3.2　数组类型　288
9.3.3　VHDL运算符　289
9.3.4　常量的定义　290
9.3.5　VHDL表达式　290
9.4　VHDL的库和包　291
9.4.1　VHDL库的种类和使用　291
9.4.2　程序包　291
9.4.3　库和程序包的引用　292
9.5　数据流描述　292
9.5.1　并行赋值语句　292
9.5.2　条件赋值语句　293
9.5.3　选择信号赋值语句　294
9.6　性能描述　295
9.6.1　PROCESS语句　296
9.6.2　信号和变量赋值语句　296
9.6.3　分支语句　296
9.6.4　循环语句　298
9.7　结构描述　299
9.7.1　部件声明语句　299
9.7.2　部件描述语句　300
9.8　VHDL描述组合逻辑电路　301
9.8.1　译码电路的描述　301
9.8.2　编码器的描述　302
9.9　触发器的VHDL描述　304
9.9.1　电位型触发器的VHDL描述　304
9.9.2　钟控型触发器的VHDL描述　304
9.10　时序部件的VHDL描述　307
9.10.1　计数器的VHDL描述　307
9.10.2　移位寄存器的VHDL描述　309
9.10.3　时序机的VHDL描述　310
本章小结　311
习题和思考题　312

参考文献　316